隨著載荷種類的增加，針對航天任務(wù)中多路載荷數(shù)據(jù)復(fù)接下行和存儲量較大的現(xiàn)狀，高速數(shù)據(jù)傳輸和大容量存儲成為航天領(lǐng)域需重點研究的問題[1]。同時，針對航天領(lǐng)域環(huán)境特殊，對系統(tǒng)抗輻加固也提出了更高的要求[2]。為了方便數(shù)據(jù)傳輸處理，空間系統(tǒng)咨詢委員會(CCSDS)提出了高級在軌系統(tǒng)(AOS)標(biāo)準(zhǔn)，以便于多路數(shù)據(jù)在同一信道的傳輸[3]。早期星上存儲設(shè)備主要使用磁帶機(jī)和磁盤，這類存儲介質(zhì)的可靠性、傳輸速率和壽命較低[4]。隨著半導(dǎo)體技術(shù)的發(fā)展，大容量、高速率、高可靠的磁隨機(jī)存儲器(MRAM)、可編程只讀存儲器(PROM)、靜態(tài)隨機(jī)存取存儲器(SRAM)等固態(tài)存儲成為航天領(lǐng)域存儲器主流選擇[5-6]。其中，NAND閃存(Flash)存儲器因具有數(shù)據(jù)不容易丟失、存儲效率高和功耗低的特點而成為優(yōu)先選擇[7-8]。我們針對某航天器20路數(shù)據(jù)復(fù)接下行和大容量1T固態(tài)存儲的需求，使用9片128GNANDFlash芯片疊裝成1T的大容量數(shù)據(jù)儲存器。利用現(xiàn)場可編程門陣列(FPGA)芯片的高速數(shù)據(jù)處理能力和控制靈活性，對NANDFlash芯片進(jìn)行數(shù)據(jù)讀、寫、擦除和壞塊管理等操作，使用同步動態(tài)隨機(jī)存取內(nèi)存(SDRAM)進(jìn)行數(shù)據(jù)讀、寫和下傳的緩存，進(jìn)而提高存儲器的吞吐率，實現(xiàn)對多個數(shù)據(jù)源按要求進(jìn)行數(shù)據(jù)記錄、數(shù)據(jù)管理以及數(shù)據(jù)回放等功能。同時，對國產(chǎn)NANDFlash等芯片增加抗輻加固設(shè)計，滿足航天領(lǐng)域?qū)υ�器件可靠性的要求�?/p>

　　1數(shù)據(jù)復(fù)接存儲系統(tǒng)簡介

　　數(shù)據(jù)復(fù)接存儲系統(tǒng)主要接收異步串行遙控指令并解析，根據(jù)遙控指令要求執(zhí)行并完成對外部20路數(shù)據(jù)源數(shù)據(jù)的接收、組幀，完成對數(shù)據(jù)的接收后，將數(shù)據(jù)存入固態(tài)存儲器，并且提供基于VCID和時間碼的文件管理服務(wù)。實現(xiàn)了對多個數(shù)據(jù)源按要求進(jìn)行數(shù)據(jù)記錄、數(shù)據(jù)管理以及數(shù)據(jù)回放等功能。系統(tǒng)的主要性能指標(biāo)見表1。

　　2數(shù)據(jù)復(fù)接存儲系統(tǒng)方案設(shè)計

　　FPGA需要完成多路數(shù)據(jù)的接收處理、格式編排、存儲訪問和數(shù)據(jù)下傳功能。數(shù)據(jù)復(fù)接模塊主要使用二線制低壓差差分信號(LVDS)、異步RS422、三線制LVDS、同步RS422四類接口模塊來接收數(shù)據(jù)，MRAM模塊儲存關(guān)鍵的文件信息，F(xiàn)PGA控制Flash陣列的讀寫、擦除等，SDRAM模塊實現(xiàn)數(shù)據(jù)緩存操作，1Tb的NANDFlash實現(xiàn)對多路載荷數(shù)據(jù)存儲功能。

　　2.1數(shù)據(jù)復(fù)接功能實現(xiàn)

　　數(shù)據(jù)復(fù)接模塊主要使用二線制LVDS、異步RS422、三線制LVDS、同步RS422四類接口模塊來接收數(shù)據(jù)，經(jīng)過位寬轉(zhuǎn)換至16bit后存入FIFO緩存，當(dāng)FIFO內(nèi)數(shù)據(jù)存夠一幀數(shù)據(jù)量時，F(xiàn)IFO向AOS模塊發(fā)起讀請求，AOS模塊將從發(fā)起請求的目標(biāo)FIFO中取出一幀數(shù)據(jù)，并根據(jù)虛擬信道號和幀計數(shù)組幀，將數(shù)據(jù)傳向SDRAM控制器。AOS模塊以50MHz的主頻輪詢各路數(shù)據(jù)源FIFO，數(shù)據(jù)處理能力可以覆蓋最大輸入速率。

　　2.2Flash陣列拓?fù)浣Y(jié)構(gòu)設(shè)計

　　NANDFlash器件使用VDNF128G08RS50MS8V25，該芯片內(nèi)部由8片16GbFlash基片疊裝而成，采用深度擴(kuò)展方式來提高存儲容量，共用8位IO總線，各層的CE、RE、WE和R/B等信號分別引出(共4層)。1Tb存儲陣列由一組疊裝存儲器組成，每組8+1=9顆器件，一組9顆器件位寬拓展為72位位寬，提高了存儲器的并行性和吞吐能力。

　　2.3提高系統(tǒng)抗輻加固能力

　　2.3.1選用抗輻存儲器為了應(yīng)對航天領(lǐng)域環(huán)境特殊，對抗輻加固要求較高，本文對關(guān)鍵存儲器件采用三模冗余設(shè)計。本文在使用到的國產(chǎn)存儲芯片MRAM、SDRAM、NANDFlash均具有一定的抗輻性能，具體情況見表2。2.3.2數(shù)據(jù)管理系統(tǒng)數(shù)據(jù)管理系統(tǒng)是存儲器控制系統(tǒng)的核心，一旦數(shù)據(jù)管理系統(tǒng)失效，存儲系統(tǒng)的記錄及回放功能將徹底失效，數(shù)據(jù)管理系統(tǒng)依靠文件信息對存儲數(shù)據(jù)進(jìn)行管理。本文所述數(shù)據(jù)管理系統(tǒng)將文件信息存入MRAM內(nèi)維護(hù)，由表2可知，MRAM具有較為優(yōu)秀的抗輻射能力，將使用到的關(guān)鍵文件信息存放在MRAM中，可以有效降低空間輻射環(huán)境對系統(tǒng)的影響。數(shù)據(jù)管理系統(tǒng)不斷維護(hù)其寫指針，保證在意外復(fù)位或者斷電時寫指針丟失。根據(jù)綜合電子參數(shù)上注指令，不斷存儲和回放綜合電子參數(shù)，避免重要信息意外丟失。每次流水頁(2Mb)記錄結(jié)束之后，數(shù)據(jù)存儲FPGA到相應(yīng)MRAM文件管理空間中修改更新寫指針，避免寫指針丟失，在擦除操作時，寫指針清零。2.3.3FPGA抗輻加固FPGA是本系統(tǒng)的核心控制器，使用高等級的FPGA芯片提高系統(tǒng)可靠性，并采用回讀刷新芯片增強(qiáng)FPGA的抗SEU能力。回讀刷新芯片對FPGA器件的配置空間進(jìn)行訪問，讀出配置數(shù)據(jù)，并與配置片中的數(shù)據(jù)進(jìn)行比對，實時監(jiān)控單粒子事件的發(fā)生。當(dāng)回讀檢測到FPGA發(fā)生單粒子翻轉(zhuǎn)時，可以采取重新加載方式或部分重配置消除單粒子的影響，使系統(tǒng)功能恢復(fù)正常。NANDFLASH器件具有EDCA校驗功能，可以檢測出1位誤碼，提高數(shù)據(jù)的準(zhǔn)確性。2.3.4FPGA軟件加固采用8片F(xiàn)lash存儲有效數(shù)據(jù)，1片F(xiàn)lash存儲EDAC校驗碼，每存儲64bit數(shù)據(jù)即計算一次EDAC校驗碼存入Flash，每次讀出數(shù)據(jù)時進(jìn)行一次校驗和糾錯。另一方面，由于Flash內(nèi)的配置區(qū)存在SEU的可能性，因此存儲控制邏輯中每次操作(讀、寫、擦)時均會復(fù)寫Flash配置，以確保每次都是以正確的配置來對Flash執(zhí)行操作。

　　3大容量數(shù)據(jù)復(fù)接存儲實現(xiàn)

　　實時模式下，外部數(shù)據(jù)源輸入數(shù)據(jù)復(fù)接存儲模塊的數(shù)據(jù)實時的從指定下傳信道下傳。由于存在兩路下傳信道同時工作的情況，因此實時模式下將接收到的數(shù)據(jù)使用兩組FIFO(每組20個)同步接收數(shù)據(jù)，通過SDRAM的分時復(fù)用寫入將輸入數(shù)據(jù)緩存至相應(yīng)的分區(qū)，并且根據(jù)指令從SDRAM中將數(shù)據(jù)實時的傳入下傳信道。延時模式下，數(shù)據(jù)復(fù)接及存儲模塊模塊完成外部數(shù)據(jù)的接收、組幀、存儲，建立和維護(hù)基于VCID和時間碼的文件管理服務(wù)。并根據(jù)地面指令，按照虛擬信道和時間范圍檢索固存數(shù)據(jù)，并將檢索出的歷史記錄數(shù)據(jù)通過制定信道下傳地面。由于數(shù)據(jù)源路數(shù)較多，存在輸入突發(fā)速率較大的情況，故使用一片1Gb的SDRAM作為存儲、回放的緩存資源。系統(tǒng)的數(shù)據(jù)流如圖1和圖2所示。

　　3.1文件管理

　　數(shù)據(jù)復(fù)接及存儲模塊模塊初次上電時，依據(jù)出廠設(shè)置指令將PROM中存儲的出廠壞塊導(dǎo)入MRAM中，生成工作壞塊表，并在擦除過程中自主管理壞塊表。數(shù)據(jù)存儲FPGA接收數(shù)載荷數(shù)據(jù)，緩存滿一個流水頁時，數(shù)據(jù)存儲FPGA啟動Flash陣列寫操作，F(xiàn)lash寫操作啟動時，數(shù)據(jù)存儲FPGA從上而下檢索MRAM中空白未用的好塊，進(jìn)行數(shù)據(jù)記錄，并標(biāo)記相應(yīng)的記錄數(shù)據(jù)寫入的時間和寫入的載荷類型，表示存儲空間為被該文件占用。每完成一個流水頁記錄時，更新寫指針，保證寫指針掉電不丟失。一組Flash陣列包含8個128GbFlash芯片作為有效存儲，位寬64位，每個Flash具有4層，每層具有220頁存儲空間，每頁大小為8KB，故一個流水頁大小為2Mb。根據(jù)Flash存儲陣列介質(zhì)特性，最小存儲顆粒為一個流水頁(2Mb)，即文件的最小單位為1個流水頁，文件管理信息也是具體到一個流水頁(2Mb)的數(shù)據(jù)量。文件管理信息包含流水頁數(shù)據(jù)載荷ID屬性、記錄時間屬性，此外頁包含壞塊表屬性、讀寫指針、等信息。MRAM總空間為64Mb，每個流水頁使用7Byte標(biāo)識文件信息。MRAM文件信息管理總共維護(hù)Flash存儲陣列220個流水頁的文件信息。此外，MRAM內(nèi)部還存儲Flash存儲陣列圖像區(qū)和通信字區(qū)的兩套寫指針。

　　3.2存儲控制操作

　　由于VDNF128G08RS50MS8V25芯片采用8片疊裝的拓?fù)浣Y(jié)構(gòu)，因此FLASH控制器采用8級流水控制方法來避開各級芯片的編程時間，以提高FLASH操作效率。數(shù)據(jù)存儲FPGA接收數(shù)載荷數(shù)據(jù)，緩存滿一個流水頁時，數(shù)據(jù)存儲FPGA啟動Flash陣列寫操作。Flash寫操作啟動時，數(shù)據(jù)存儲FPGA從上而下檢索MRAM中空白未用的好塊，進(jìn)行數(shù)據(jù)記錄，并標(biāo)記相應(yīng)的記錄數(shù)據(jù)寫入的時間和寫入的載荷類型，表示存儲空間為被該文件占用。每完成一個流水頁記錄時，更新寫指針，保證寫指針掉電不丟失。存儲控制器主要用于控制Flash陣列的讀寫和擦除，存儲控制器將Flash陣列分為通信字區(qū)和圖像區(qū)。兩個分區(qū)具有獨立的讀寫指針，支持獨立讀寫、獨立擦除。存儲控制器采用循環(huán)寫入、邊寫邊擦的管理方式。存儲控制器在每次寫操作時要從非易失性存儲器MRAM內(nèi)部查詢壞塊表并來獲取寫指針，在寫操作結(jié)束后更新MRAM中的文件信息和寫指針。存儲控制器在每次讀操作時要從非易失性存儲器MRAM內(nèi)部查詢壞塊表和文件信息(VCID和時間碼)來獲取讀指針，在讀操作結(jié)束后更新MRAM中的讀指針。數(shù)據(jù)復(fù)接及存儲模塊模塊初次上電時，依據(jù)出廠設(shè)置指令將PROM中存儲的出廠壞塊導(dǎo)入MRAM中，生成工作壞塊表，并在擦除過程中自主管理壞塊表。

　　4系統(tǒng)測試分析

　　為了驗證本文所設(shè)計的數(shù)據(jù)復(fù)接存儲系統(tǒng)的性能，使用地面測試設(shè)備模擬20路載荷數(shù)據(jù)源，結(jié)合固存測試軟件發(fā)送相應(yīng)的指令數(shù)據(jù)對系統(tǒng)性能進(jìn)行驗證。測試系統(tǒng)主要由地測設(shè)備、電源、復(fù)接存儲模塊、測試計算機(jī)組成。為了驗證系統(tǒng)存儲性能，對系統(tǒng)數(shù)據(jù)進(jìn)行存儲與回放測試，通過平臺固存測試軟件發(fā)送相應(yīng)的遙控指令，如圖3所示，地測設(shè)備模擬數(shù)據(jù)源發(fā)送20路載荷數(shù)據(jù)。地面測試設(shè)備發(fā)送載荷數(shù)據(jù)，將數(shù)據(jù)存儲到Flash存儲器中，最后將數(shù)據(jù)回放接收。將回放的數(shù)據(jù)通過分包比對軟件進(jìn)行解析，回放3G載荷數(shù)據(jù)，從結(jié)果可以看出系統(tǒng)正確的接收存儲了載荷數(shù)據(jù)并將其完整的回放出來，滿足了系統(tǒng)整體需求。我們以國產(chǎn)MRAM、SDRAM、NANDFlash芯片為基礎(chǔ)，使用FPGA為核心器件實現(xiàn)對NANDFlash器件的讀、寫、擦除操作，并對壞塊進(jìn)行有效的管理，設(shè)計并實現(xiàn)了對20路載荷數(shù)據(jù)的有效傳輸、管理、存儲回放等功能。根據(jù)航天領(lǐng)域特殊的環(huán)境要求，增加抗輻加固設(shè)計，提高系統(tǒng)的可靠性。設(shè)計測試實驗對系統(tǒng)功能進(jìn)行驗證表明，系統(tǒng)符合型號總體要求。

　　參考文獻(xiàn)

　　[1]孫輝先，陳曉敏，白云飛，等.CCSDS高級在軌系統(tǒng)在我國航天器中的應(yīng)用[J].航天器工程，2003(1)：12-18.

　　[2]張東偉，王宇，張善從.星載高速數(shù)據(jù)路由技術(shù)的應(yīng)用研究[J].微計算機(jī)信息，2008(17)：132-133.

　　[3]司鋒，張強(qiáng).基于數(shù)據(jù)路由的星載高速數(shù)據(jù)處理系統(tǒng)研究[J].測繪通報，2014(S1)：27-31.

　　[4]王九龍.衛(wèi)星綜合電子系統(tǒng)現(xiàn)狀和發(fā)展建議[J].航天器工程，2007(5)：68-73.

　　[5]周宇昌，李小軍，周詮.空間高速數(shù)據(jù)傳輸技術(shù)新進(jìn)展[J].空間電子技術(shù)，2009(3)：43-48.

　　《抗輻照器件數(shù)據(jù)復(fù)接存儲技術(shù)研究》來源：《航天標(biāo)準(zhǔn)化》，作者：崔培林 郭黎燁 李毅 田文波 沈奇