LED點(diǎn)陣顯示控制系統(tǒng)已經(jīng)隨著SOPC技術(shù)的產(chǎn)生和發(fā)展顯示出它不可比擬的優(yōu)越性�；�于SOPC戶內(nèi)型16×16LED點(diǎn)陣顯示屏的控制系統(tǒng)設(shè)計(jì)，主要實(shí)現(xiàn)顯示內(nèi)容的自動(dòng)播放�？筛鶕�(jù)要求在LED點(diǎn)陣顯示屏上實(shí)現(xiàn)256像素以內(nèi)的文字、字符或圖形顯示播放。該LED點(diǎn)陣顯示屏處于一種循環(huán)顯示方式，采用異步傳輸方式。

　　摘要：為了實(shí)現(xiàn)LED控制系統(tǒng)的實(shí)時(shí)性和交互性，文章給出了一種基于SOPC技術(shù)的LED點(diǎn)陣顯示控制系統(tǒng)解決方案。闡述了以Cyclone芯片為核心的基于NiosⅡ的嵌入式16×16點(diǎn)陣的LED顯示屏控制系統(tǒng)的設(shè)計(jì)方法。

　　關(guān)鍵詞：電子技術(shù)論文,SOPC,LED,控制系統(tǒng)言

　　1系統(tǒng)總體方案設(shè)計(jì)

　　基于SOPC的LED點(diǎn)陣顯示系統(tǒng)由主控板和顯示部分組成，系統(tǒng)組成框圖如圖1所示。主控板包括芯片主模塊、電源電路、串口通信模塊、時(shí)鐘和復(fù)位電路、Flash模塊、SDRAM模塊、USB模塊等，完成顯示控制和信息存儲(chǔ)。顯示驅(qū)動(dòng)電路完成點(diǎn)陣顯示屏的驅(qū)動(dòng)。

　　2系統(tǒng)硬件設(shè)計(jì)

　　硬件設(shè)計(jì)主要包括主控板設(shè)計(jì)和顯示驅(qū)動(dòng)電路設(shè)計(jì)兩部分。硬件系統(tǒng)組成框圖如2所示。

　　2.1主控板設(shè)計(jì)

　　主控板由一片Altera公司Cyclone系列芯片EP1C12Q240C8構(gòu)成。主控電路的組成框圖如圖3所示。

　　主控系統(tǒng)所需的3.3V和1.5V兩種供電電壓由電源電路提供。FPGA主模塊芯片EP1C12Q240C8N主要包括四大基本模塊：輸入輸出單元（Input/OutputElement）、邏輯單元（LogicElement）、M4KBlock、鎖相環(huán)PLL。串口通信模塊采用Maxim公司的通用串口芯片MAX3232。該芯片實(shí)現(xiàn)RS-232電平與FPGA電平的相互轉(zhuǎn)換。Flash模塊采用AMD公司AM29LV160芯片�？紤]FPGA正常工作的系統(tǒng)時(shí)鐘為50MHz，設(shè)計(jì)時(shí)鐘電路，為FPGA提供系統(tǒng)工作時(shí)鐘。同時(shí)考慮實(shí)際電路在工作時(shí)的復(fù)位問(wèn)題，設(shè)計(jì)復(fù)位電路用以實(shí)現(xiàn)系統(tǒng)復(fù)位�？紤]NiosII軟核處理器工作的實(shí)際情況和軟硬件結(jié)合程序運(yùn)行的需要，設(shè)計(jì)SDRAM模塊，SDRAM采用K4S643232。USB模塊采用USB2.0協(xié)議構(gòu)建接口電路，提供USB通信方式，USB模塊采用CY7C68013芯片作為USB微控制器。

　　2.2顯示驅(qū)動(dòng)電路

　　采用2片74LS138和4片74LS00構(gòu)成顯示驅(qū)動(dòng)電路。使用2片74LS138構(gòu)成譯碼電路，輸入四位列選信號(hào)，再譯碼為16為信號(hào)，控制16×16點(diǎn)陣顯示屏的列信號(hào)。當(dāng)列選信號(hào)經(jīng)過(guò)與門電路為高電平時(shí)，列選信號(hào)有效，相應(yīng)列做好點(diǎn)亮準(zhǔn)備。同時(shí)行選16位信號(hào)直接通過(guò)排阻加到LED點(diǎn)陣顯示屏的行選通端，控制相應(yīng)行信號(hào)的點(diǎn)亮。當(dāng)行選信號(hào)和列選信號(hào)均為有效高電平值時(shí)，相應(yīng)交叉點(diǎn)的LED像素點(diǎn)點(diǎn)亮。即通過(guò)主控FPGA及相應(yīng)外圍電路送給顯示驅(qū)動(dòng)電路相應(yīng)電平值，控制LED點(diǎn)陣顯示屏相應(yīng)像素點(diǎn)的亮滅，從而達(dá)到動(dòng)態(tài)循環(huán)顯示信息的目的。

　　3系統(tǒng)軟件設(shè)計(jì)

　　軟件設(shè)計(jì)主要包括：IP核的設(shè)計(jì)、NiosII嵌入式處理器系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)。

　　3.1IP核的設(shè)計(jì)

　　通過(guò)對(duì)控制核的定義可實(shí)現(xiàn)NiosIICPU對(duì)片外SDRAM芯片的控制。NiosIICPU在向SDRAM寫數(shù)據(jù)時(shí)，首先通過(guò)Avalon總線將數(shù)據(jù)傳輸給SDRAM控制核，然后SDRAM控制核再根據(jù)SDRAM芯片的數(shù)據(jù)傳輸協(xié)議和工作時(shí)序?qū)��?shù)據(jù)寫入SDRAM中。SDRAM的數(shù)據(jù)讀出方式與寫入方式類似，首先根據(jù)SDRAM芯片的工作時(shí)序和數(shù)據(jù)傳輸協(xié)議將數(shù)據(jù)讀入SDRAM控制核，然后再讀入NiosIICPU進(jìn)行處理。

　　3.2NiosII軟件設(shè)計(jì)

　　使用C語(yǔ)言進(jìn)行系統(tǒng)軟件開發(fā)。通過(guò)編寫相應(yīng)的系統(tǒng)算法軟件，針對(duì)FPGA芯片的定制信息運(yùn)行程序，完成系統(tǒng)功能。主程序流程圖如圖4所示。

　　主程序開始后首先進(jìn)行初始化，包括設(shè)置串口、定時(shí)器、中斷和端口。暫停大約3s后，以文字左滾動(dòng)、右滾動(dòng)、由上而下顯示、由下而上顯示等不同效果顯示存于字庫(kù)中的漢字或圖形。并循環(huán)執(zhí)行，直至結(jié)束信號(hào)到來(lái)，結(jié)束程序流程。

　　4系統(tǒng)性能測(cè)試

　　經(jīng)過(guò)軟硬件系統(tǒng)的協(xié)同設(shè)計(jì)、調(diào)試和運(yùn)行，達(dá)到了系統(tǒng)設(shè)計(jì)功能，在16×16LED點(diǎn)陣顯示屏上可以穩(wěn)定清楚地以不同方式顯示256像素的漢字或圖形。

　　參考文獻(xiàn)：

　　[1]曾繁泰.EDA工程的理論與實(shí)踐——SOC系統(tǒng)芯片設(shè)計(jì)[M].北京：電子工業(yè)出版社，2004.

　　[2]王建校，危建國(guó).SOPC設(shè)計(jì)基礎(chǔ)與實(shí)踐[M].西安：西安電子科技大學(xué)出版社，2006.

　　[3]郭書軍.嵌入式處理器原理及應(yīng)用——Nios系統(tǒng)設(shè)計(jì)和C語(yǔ)言編程[M].北京：清華大學(xué)出版社，2004.

　　[4]譚浩強(qiáng).C語(yǔ)言程序設(shè)計(jì)教程[M].北京：高等教育出版社，2006.

　　[5]朱明成.可編程器件邏輯器件原理及應(yīng)用[M].西安：西安電子科技大學(xué)出版社，2004.